Inhalt

[ INMAWPREINS ] PR Entwurf integrierter Schaltungen

Versionsauswahl
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
3 ECTS M2 - Master 2. Jahr Informatik Dieter Ehrenstorfer 2 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Informatik (auslaufend) 2012W
Ziele Kennenlernen und Vertiefen der Hardwarebeschreibungssprache VHDL, Durchlaufen des FPGADesignflows. Entwurf und Realisierung kleiner FPGA-basierter Projekte
Lehrinhalte Motivation für Hardwarebeschreibungssprachen, Syntax und Semantik von VHDL, Eventbasierter Simulationszyklus für digitale Schaltungen, synthesefähiger VHDL-Code, Einbinden von spezifischen Funktionsblöcken eines FPGAs, Entwurf und Inbetriebnahme kleiner Projekte in einem FPGA-basierten Entwicklungsboard
Beurteilungskriterien
Abhaltungssprache Deutsch
Lehrinhalte wechselnd? Nein
Präsenzlehrveranstaltung
Teilungsziffer 15
Zuteilungsverfahren Direktzuteilung