Inhalt

[ INMAWPREINS ] PR (*)Entwurf integrierter Schaltungen

Versionsauswahl
(*) Unfortunately this information is not available in english.
Workload Education level Study areas Responsible person Hours per week Coordinating university
3 ECTS M2 - Master's programme 2. year Computer Science Dieter Ehrenstorfer 2 hpw Johannes Kepler University Linz
Detailed information
Original study plan Master's programme Computer Science (discontinuing) 2012W
Objectives (*)Kennenlernen und Vertiefen der Hardwarebeschreibungssprache VHDL, Durchlaufen des FPGADesignflows. Entwurf und Realisierung kleiner FPGA-basierter Projekte
Subject (*)Motivation für Hardwarebeschreibungssprachen, Syntax und Semantik von VHDL, Eventbasierter Simulationszyklus für digitale Schaltungen, synthesefähiger VHDL-Code, Einbinden von spezifischen Funktionsblöcken eines FPGAs, Entwurf und Inbetriebnahme kleiner Projekte in einem FPGA-basierten Entwicklungsboard
Criteria for evaluation
Language German
Changing subject? No
On-site course
Maximum number of participants 15
Assignment procedure Direct assignment