Inhalt

[ 921COENHWDK19 ] KV (*)Hardware Design

Versionsauswahl
(*) Leider ist diese Information in Deutsch nicht verfügbar.
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
4,5 ECTS M1 - Master 1. Jahr Informatik Daniel Große 3 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Computer Science 2021W
Ziele (*)Students understand the different target architectures and components of today’s computing devices. They are enabled to specify complete systems, evaluate their design decisions, and synthesize the resulting systems. They are enabled to check their system for correctness and to test them for physical faults.
Lehrinhalte (*)
  • Target Architectures for HW/SW Systems
  • Allocation, Binding, Scheduling
  • Partitioning
  • Hardware Design
  • Abstraction Levels
  • Hardware Description Languages (VHDL, SystemC)
  • Synthesis
  • Verification
  • Debugging
  • Test
Beurteilungskriterien (*)Oral examination
Lehrmethoden (*)Talks and Exercises
Abhaltungssprache Englisch
Literatur (*)Courseware
Lehrinhalte wechselnd? Nein
Sonstige Informationen (*)https://www.ics.jku.at/teaching/
Äquivalenzen (*)921COENHWDV13: VL Hardware Design (3 ECTS) + 921COENHWDU13: UE Hardware Design (1,5 ECTS)
Präsenzlehrveranstaltung
Teilungsziffer -
Zuteilungsverfahren Direktzuteilung