Inhalt

[ 921COENHWDU13 ] UE Hardware Design

Versionsauswahl
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
1,5 ECTS M1 - Master 1. Jahr Informatik Robert Wille 1 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Computer Science 2016W
Ziele Vermittlung der Grundkenntnisse zum digitalen Chip Design. Erlernen einer Hardwarebeschreibungssprache (VHDL)
Lehrinhalte
  • VHDL
  • Entwicklungsablauf für FPGA Anwendungen
  • Limitierungen in digitaler Hardware
  • Aufeinander aufbauende Aufgaben zur praktischen Anwendung des Gelernten
Beurteilungskriterien Praktikumsaufgaben
Lehrmethoden Übungen
Abhaltungssprache Englisch
Literatur Kursunterlagen
Lehrinhalte wechselnd? Nein
Sonstige Informationen www.jku.at/iic/cad/teaching
Äquivalenzen INMIPUEHWEW: UE Hardwareentwurf (1,5 ECTS)
Präsenzlehrveranstaltung
Teilungsziffer -
Zuteilungsverfahren Direktzuteilung