- Entwurf komplexer digitaler Hardware unter Anwendung wichtiger Modellierungsrichtlinien für ASIC-Design und damit Optimierung des Synthese-Ergebnisses (K6)
- Den Entwurf durch Pre-Synthese-, Post-Synthese- und Post-Layout-Simulationen zu verifizieren (K3)
- Synthese und Implementierung des Entwurfs als Full-Custom-IC und Überprüfung der Timing-Daten (K5)
- Beschreibung der digitalen Hardware im Entwurf, um vollständige und effiziente Tests nach der physischen Implementierung zu gewährleisten (K3)
- Implementierung eines 16-Bit-RISC-Prozessorkerns als Full-Custom-IC und Verifizierung durch Simulationen (K5)
Verfassen einer Dokumentation für die Implementierung und den Test des Entwurfs (K3)
|
- Modellierungsrichtlinien im ASIC-Design
- Synthese-Bibliotheken
- Timing-Bibliotheken
- Entwurf für Test
- Digitaler Entwurfsablauf, einschließlich Werkzeuge (Synopsys DesignVision, Cadence Innovus, OpenROAD)
- Einführung in die Grundlagen des Entwurfs und der Realisierung eines 16-Bit-RISC-Prozessorkerns als Full-Custom-IC
- Simulation des gesamten Systems, einschließlich Timing-Daten
|
