Inhalt

[ 289HWDEHWVK20 ] KV Hardwareentwurf mit HDL

Versionsauswahl
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
3 ECTS B3 - Bachelor 3. Jahr Informationselektronik Timm Ostermann 2 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Bachelorstudium Elektronik und Informationstechnik 2025W
Lernergebnisse
Kompetenzen
Die Studierenden verstehen die Grundlagen des digitalen Hardware-Designs mit Hardware-Beschreibungssprachen, sind in der Lage, HDLs anzuwenden und selbstständig digitale Hardware mit den erlernten HDLs zu entwerfen.
Fertigkeiten Kenntnisse
Verständnis der Grundlagen des digitalen Hardwareentwurfs mit Hardwarebeschreibungssprachen (k1-k4), Fähigkeit zur Anwendung der erlernten HDL (k1-k4), Entwurf von Hardware durch Anwendung von HDL (k1-k6)
  • Hardwarebeschreibungssprachen, Entwicklung & Überblick
  • Y-Diagramm und VHDL
  • VHDL Syntax
  • VHDL Modelle
  • VHDL Simulation Cycle
  • Testbench
  • Synthese
Beurteilungskriterien Schriftliche und/oder mündliche Prüfung, Bewertung ausgegebener Übungszettel.
Lehrmethoden Folienvortrag; gemeinsame Diskussion und selbstständige Bearbeitung von Beispielen
Abhaltungssprache Deutsch
Literatur Unterlagen werden per Download zur Verfügung gestellt.
Lehrinhalte wechselnd? Nein
Frühere Varianten Decken ebenfalls die Anforderungen des Curriculums ab (von - bis)
289TEINHEVK17: KV Hardwareentwurf mit VHDL (2017W-2020S)
Präsenzlehrveranstaltung
Teilungsziffer 35
Zuteilungsverfahren Zuteilung nach Reihenfolge