Inhalt

[ 921CGELVLDK13 ] KV VLSI Design

Versionsauswahl
Es ist eine neuere Version 2021W dieser LV im Curriculum Masterstudium Elektronik und Informationstechnik 2021W vorhanden.
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
3 ECTS M - Master Informatik Harald Pretl 2 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Computer Science 2021S
Ziele Die Studierenden beherrschen den Entwurf digitaler Schaltungen mittels VHDL und haben einen Überblick über den Designflow von VHDL bis zur physikalischen Implementierung in einem integrierten Schaltkreis.
Lehrinhalte Das Praktikum beschäftigt sich mit:

  • Einführung in die Grundlagen für Entwurf und Synthese eines 16-Bit RISC Prozessorkerns als Full-Custom IC, aufbauend auf bestehenden VHDL-Kenntnissen.
  • Simulation des Gesamtsystems mit Timingdaten.
  • Kennenlernen einer Synthese-Bibliothek und vom Synthese-Tool DesignVision, und der physikalischen Implementierung in Cadence Innovus.
Beurteilungskriterien Benotung der Projektausarbeitung, Test am Semesterende (mündlich oder schriftlich).
Lehrmethoden Einführung in das Thema mittels Folienvortrag, Hausübungen und Labortermin zur Fertigstellung des Projekts. Gruppenarbeit ist nicht vorgesehen.
Abhaltungssprache Deutsch, English if requested.
Literatur Skriptum wird zum Download bereitgestellt.
Lehrinhalte wechselnd? Nein
Äquivalenzen INMAWKVVLSI: KV VLSI-Entwurf (3 ECTS)
Präsenzlehrveranstaltung
Teilungsziffer -
Zuteilungsverfahren Direktzuteilung