Inhalt

[ 921COENHWDK19 ] KV Hardware Design

Versionsauswahl
Es ist eine neuere Version 2021W dieser LV im Curriculum Masterstudium Wirtschaftsinformatik 2023W vorhanden.
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
4,5 ECTS M1 - Master 1. Jahr Informatik Robert Wille 3 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Computer Science 2021S
Ziele Students understand the different target architectures and components of today’s computing devices. They are enabled to specify complete systems, evaluate their design decisions, and synthesize the resulting systems. They are enabled to check their system for correctness and to test them for physical faults.
Lehrinhalte Target Architectures for HW/SW Systems Allocation, Binding, Scheduling Partitioning Hardware Design Abstraction Levels Hardware Description Languages (VHDL, SystemC) Synthesis Verification Debugging Test
Beurteilungskriterien Mündliche Prüfung
Lehrmethoden Vorträge und Übungen
Abhaltungssprache Englisch
Literatur Kursunterlagen
Lehrinhalte wechselnd? Nein
Sonstige Informationen www.jku.at/iic/eda/teaching
Äquivalenzen 921COENHWDV13: VL Hardware Design (3 ECTS) + 921COENHWDU13: UE Hardware Design (1,5 ECTS)
Präsenzlehrveranstaltung
Teilungsziffer -
Zuteilungsverfahren Direktzuteilung