Menü
Positionsanzeige
Inhalt

[ 921COENHWDK19 ] KV Hardware Design
Versionsauswahl
Es ist eine neuere Version 2021W dieser LV im Curriculum Masterstudium Wirtschaftsinformatik 2024W vorhanden.
Workload Ausbildungslevel Studienfachbereich VerantwortlicheR Semesterstunden Anbietende Uni
4,5 ECTS M1 - Master 1. Jahr Informatik Robert Wille 3 SSt Johannes Kepler Universität Linz
Detailinformationen
Quellcurriculum Masterstudium Computer Science 2019W
Ziele
  • Vermittlung der wesentlichen Schritte im Entwurf von Schaltungen und Systemen
  • Vermittlung der Grundkenntnisse zum digitalen Chip Design
  • Erlernen einer Hardwarebeschreibungssprache (VHDL)
Lehrinhalte
  • Entwurf von Schaltungen und Systemen
  • Zielarchitekturen für HW/SW-Systeme
  • Allokation, Bindung, Ablaufplanung
  • Partitionierung
  • Überblick: Softwareentwurf (Code Generierung, Registerallokation)
  • Hardwareentwurf
  • Abstraktionsebenen
  • Hardwarebeschreibungssprachen (VHDL, SystemC)
  • Synthese
  • Verifikation
  • Debugging
  • Test
  • VHDL
  • Entwicklungsablauf für FPGA Anwendungen
  • Limitierungen in digitaler Hardware
  • Aufeinander aufbauende Aufgaben zur praktischen Anwendung des Gelernten
Beurteilungskriterien Mündliche Prüfung
Lehrmethoden Vorträge und Übungen
Abhaltungssprache Englisch
Literatur Kursunterlagen
Lehrinhalte wechselnd? Nein
Sonstige Informationen www.jku.at/iic/eda/teaching
Äquivalenzen 921COENHWDV13: VL Hardware Design (3 ECTS) + 921COENHWDU13: UE Hardware Design (1,5 ECTS)
Präsenzlehrveranstaltung
Teilungsziffer -
Zuteilungsverfahren Direktzuteilung